基于Qsys的SDRAM控制器

1.Intel FPGA中SDRAM控制器IP示意图 相比LED/数码管等简单外设,SDRAM芯片配置显得复杂许多,当然可以自行编写状态机实现初始化和读写控制,但是为了加快开发速度,可以借助Intel提供的基于Qsys系统的SDRAM控制器IP并进行简单的设置来实现对外设SDRAM的读写操作。 PLL phase shift:使得输入SDRAM控制器和外部SDRAM芯片的时钟有一定的相位偏移(需要
相关文章
相关标签/搜索