一个简单的状态机

一个简单的状态机 1.1 简介 有限状态机的方式实现011010序列信号产生器 1.2状态转移图 1.3 verilogHDL 代码 module sequence_signal_fsm(clk,rst_n,dout); input clk,rst_n; output reg dout; reg [2:0] pre_state,next_state; parameter s0=3’b000,s1=

>>阅读原文<<