Zynq-PL中创建AXI Master接口IP及AXI4-Lite总线主从读写时序测试

转载：原文  http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html 0. 引言 通过之前的学习，可以在PL端创建从机模式的AXI接口IP核。但是从机模式是被动接收数据，而不能主动的去获取数据，因此计划研究一下AXI Master接口的IP核的构建方法。  1. 利用向导创建AXI Lite Master测试用例         在这一

>>阅读原文<<