Vivado管脚定义方法

赛灵思的文档繁多，本来可以用简单的方法能够实现，却没有简明的文档进行说明，给新进者带来困扰，下面我来介绍下用Vivado工具定义管脚的两种方法。 定义方法一 打开顶层设计 上图中input、output、inout四行即为需要定义的芯片与外界通信的管脚。 Constraint右键选择以下两种方式之一可加入新的限制文件，实现管脚指定。 上两图副本即为新加入的限制文件。 打开限制文件，可看到定义管脚语

>>阅读原文<<