用verilog实现AES密码算法1---一些理论准备

用verilog实现AES密码算法1—一些理论准备 这两周做了一个课程设计，是AES密码算法的加解密，用verilog实现的，因为从原理到设计花了一些时间，笔记本上记录了一堆厚厚的分析资料，俗话说好记性不如烂笔头，我觉得有必要记录这些工作。 AES算法总体介绍 AES算法的分组长度和**长度均能被独立指定为128位、192位或256位，**长度不同，则加密轮数不同。本次实验以**长度128位，加密

>>阅读原文<<