全志平台双路LVDS配置

在全志A40I调试双路lvds 起初看参数配置去调试,但是一直是黑屏,所以到处在网上产找资料 最终双路lvds终于有显示了,话不多说,直接进入正题 先查看双路lvds的规格书 lcd_dclk_freq, lcd_ht 是指两个 link 合并后的时钟频率和 cycle 个数。 故 lcd_dclk_freq = 54x2 = 108, lcd_ht = 844x2=1688 a40i-andro
相关文章
相关标签/搜索